最終更新日 H25.4.7

特別研究題目 修士論文題目 博士論文題目


特別研究題目



H25年度



H24年度



H23年度

  • 千田 純一 OpenRISCプロセッサのTB-5VLX-DDR2ボードへの実装
  • 藤岡 悟史 2Dグラッフィックス処理用DRCAP2シングルコアの開発
  • 西村 卓朗 ChipScopeを用いたUSBホストコントローラ制御回路の開発
  • 石海 利幸 ImpulseCを用いた画像処理ライブラリのハードウエア化に関する研究
  • 小川 翔平 2D/3D変換ボード用画像入出力回路の設計
  • 出合 信之 MTD法に基づく2D/3D疑似変換処理回路の設計
  • 池田 光輝 リング発振器の高性能化
  • 明日 大輔 LC発振器の省面積化

    H22年度

  • 大角 明子 4ビット教育用マイクロプロセッサのためのCコンパイラの検討
  • 長田 章弘 4ビット教育用マイクロプロセッサのCPLDを用いた実装
  • 河合 拓也 FPGAボードを用いた画像表示システムの設計
  • 古賀 健一 SL811チップを用いたUSBホストコントローラの実装
  • 兵頭 俊哉 ImpulseCによる2D/3D変換用動き推定回路の設計
  • 藤原 拓矢 2D/3D変換ボード用画像出力回路の設計
  • 森本 雄貴 オーディオ向け動的再構成型可変長復号回路の設計と評価

    H21年度

  • 近藤誠一郎 大型スポット径楕円ビームによるCWレーザアニールの温度分布シミュレーション
  • 西谷 剛士 微小スポット径楕円ビームによるCWレーザアニールの温度分布シミュレーション
  • 金政 美紀 SystemCによる回路設計環境の構築
  • 小林 翔太 Xilinx FPGAの部分再構成機能に関する調査と設計検証
  • 有江 吉範 TFP410を使用したDVI信号出力の検討
  • 小山 香 PCベースオーディオ機器の試作 −液晶ディスプレイ制御回路の改良−
  • 平尾 嘉菜 Verilog HDLを用いた教育用4ビットマイクロプロセッサの設計

    H20年度

  • 川原 裕文 教育用4ビットマイクロプロセッサの動作表示プログラムの開発
  • 坂本 雄生 PCベースオーディオ機器用入出力回路のVerilogHDLによる設計
  • 長谷 悠紀裕 I2Cインタフェースを用いたDVIトランスミッタチップの制御
  • 佐藤 充 動的再構成型ハフマン復号回路の機能シミュレータの開発
  • 永井 隆之 動的再構成型ハフマン復号回路のH.264用CAVLC復号への応用
  • 佐藤 佑哉 DRoMPA構成可視化ソフトウエアの開発

    H19年度

  • 三宅 崇  回路再構成を利用したハフマン復号処理回路の検討
  • 前川 加奈 FPGA向けソフトCPUコアを用いたMP3復号処理の実装
  • 大塚 康  階層型再構成回路DROMPA2.0の配線部設計
  • 吉澤 恵実 VHDLを用いた教育用4ビットマイクロプロセッサの設計
  • 片上 知之 PCベースオーディオ機器の開発 − Windows Media Playerとの連携 -
  • 有馬 皓史 XC5VLX220-DDR2ボードを利用したUSB通信の実装
  • 南條 剛  XC5VLX220-DDR2ボードを利用したDDR2SDRAMの制御

    H18年度

  • 新山 芳貴 無線ICタグの読み取り方法の検討,
  • 安田 千華 MOS型定電流回路の特性評価
  • 竹谷 恵一 動的再構成可能なプロセッサDRCAP2の平方根およびDCT 計算による並列処理性能評価
  • 吉永 祐介 DRCAP2とPC間のUSB接続によるデータ転送回路の開発
  • 板野 友義 リモコン入力のみを用いたPCベースオーディオ機器の検討
  • 三宅 玲  動的再構成可能型MP3復号プロセッサDROMPA-MAYA1のハフマン復号回路の設計
  • 竹内 克行 動的再構成可能型MP3復号プロセッサにおける階層型再構成部の検討

    H17年度

  • 定本 竜明 MOS型定電流回路の設計・試作に関する研究
  • 藤本 善昭 32bit演算器を用いたMP3復号処理部の精度検証
  • 小林 章二 再構成回路最適化ソフトウエアのフロントエンド・バックエンド部の開発
  • 伊藤 泰詞 動的再構成可能なプロセッサのためのUSBインタフェースの製作
  • 大熊 真史 動的再構成可能なプロセッサにおける経路設定プログラムの開発
  • 南條 信人 動的再構成可能な汎用プロセッサにおける機能シミュレータの作成

    H16年度

  • 石井 英二 微細CMOSFETの信頼性評価
  • 岡田 和彦 CMOSFETのソース・ドレイン抵抗の評価
  • 高橋 護  MOS型定電流回路の特性評価
  • 古賀 琢三 DRCAP2用SDRAMインタフェースの設計
  • 石本 健吾 USB2.0を用いたパラレル入出力の検討
  • 山本 理宏 動的再構成型MP3復号プロセッサのビットストリーム処理部の設計
  • 田中 翔一 動的再構成型MP3復号プロセッサの再構成部精度検証
  • 原 裕章  特定用途向け再構成回路の構成最適化ソフトウエアの開発

    H15年度

  • 日笠 猛  MOS型定電流回路の設計・試作
  • 山上 直人 MOSFETのソース・ドレイン拡散層の抵抗測定
  • 渡邊 隆二 DRCAP2用SDRAMおよび外部インタフェース回路の設 計・試作
  • 前田 剛  スーパーパイプラインバス用転送制御回路の設計
  • 中村 真也 乗除算器搭載型DRoMPA MPEG-2符号器の設計
  • 日高 吉規 乗除算器非搭載型DRoMPA MPEG-2符号器のための乗除算器マクロ の設計と適用
  • 小橋 武弘 動的再構成型MPEGプロセッサの実機テスト環境の構築

    H14年度

  • 山崎 賢司 DRoMPAに基づく動的再構成可能な動き補償/DCT処理回路
  • 栗谷 裕美 動的再構成可能なMPEGオーディオ復号プロセッサのためのビットストリーム処理回路
  • 牧元 利津子 DRoMPA上に形成されるリコンフィギュラブルCPU用ビデオビットストリーム処理コードの発生ソフトウエア
  • 井上 敦雄 DRCAP-DOLPHINにおけるバススイッチ回路の設計
  • 中村 享恵 DRCAP2を用いたx86コードエミュレーション −演算命令の処理−
  • 福山 泰仁 DRCAP2用コンパイラの開発 −コンパイラと管理機構−

    H13年度

  • 難波 俊二 動的再構成可能なMPEGオーディオデコーダの構成
  • 西村 望 動き推定演算用データプリフェッチ・スケジューラの開発
  • 末永 陽大 並列パイプライン演算器用メモリアレイの設計
  • 岩井 晃 DRCAP−DOLPHINによるDirect3Dのアセンブラ処理
  • 奥山 善文 DRCAPを用いたx86コードエミュレーション ― 機械語からの回路自動発生 ―
  • 船木 建  DRCAP-DOLPHINを用いた画像処理専用カードの試作

    H12年度

  • 大橋 信二 セルアレイプロセッサに適したC言語から回路図への自動変換 ―if文とfor文の処理―
  • 藤原 由里絵 演算精度可変なバレルシフト回路の設計
  • 堀 応雄 動的再構成MPEGプロセッサ用フレームメモリインターフェースの検討
  • 野宮 崇 セルアレイ乗算器の高速化
  • 野崎 健太郎 動的再構成可能なプロセッサのコンパイラの作成 -プログラム構造の解析-
  • 鈴木 利明 MPEG-2動き補償を考慮したフレームメモリ用ハードウェアキャッシュの構成

    H11年度

  • 大西 謙一朗 動的再構成可能なプロセッサを利用したMPEG2復号器の評価
  • 加賀美 誠 動的再構成可能なプロセッサに適した可変長符号復号器の研究
  • 木村 理恵 可変演算精度を持つ浮動小数点加算器の設計
  • 園田 旭 動的再構成可能なプロセッサへのMPEG4 1/4画素動き補償回路の実装
  • 土田 俊行 動的再構成可能な演算器の設計と回路規模評価
  • 西田 和俊 動的再構成可能なプロセッサのコンパイラのための数式処理
  • 福間 正治 動的再構成可能なプロセッサにおけるバスのハードウェア化

    H10年度

  • 森 竜一 再構成可能な演算器の評価システム
  • 森山 昌弘 再構成可能な演算器・メモリの設計と試作
  • 西岡 孝 GaAs(001)基板上へのSiのMBE成長シミュレーション
  • 廣井 孝之 GaAs(001)微傾斜面へのSiのMBE成長シミュレーション

    H9年度

  • 山田 智紀 HDLによる再構成可能な演算器の設計
  • 秋田 徳子 再構成可能な並列プロセッサの命令セット
  • 川崎 博志 構成要素間のバスと自動配線方法の検討
  • 足達 玲子 HDLによる再構成可能なメモリの設計
  • 谷本 秀樹 再構成可能な並列プロセッサーの試作
  • 木寅 一生 再構成可能な並列プロセッサを用いた離散コサイン変換
  • 濱口 剛男 再構成可能な並列プロセッサのニューラルネットワークへの応用  

    H8年度

  • 小田 幸平 再構成可能なメモリの設計と試作
  • 大内 正樹 再構成可能な演算器の設計と試作
  • 浅野 誉博 ハードウェア記述言語によるニューロプロセッサ
  • 畑野 文博 再構成可能な並列計算機の構成方法
  • 藤井 健史 GaAs(111)面の結晶成長のモンテカルロシミュレーション
  • 若林 裕史 GaAs(110)面の結晶成長のモンテカルロシミュレーション


    修士論文題目



    H23年度

  • 有江 吉範 動的再構成可能なプロセッサDRCAP2の並列処理方式に関する研究
  • 小林 翔太 FPGAの部分再構成機能の応用に関する研究
  • 菰口 将考 パイプライン型動的再構成回路の高性能化に関する研究

    H22年度

  • 坂本 雄生 整数除算器を用いた動的再構成型浮動小数点数除算器の設計
  • 永井 隆之 H.264/AVC用可変長符号処理回路の開発
  • 藤井 啓示 小規模キャッシュシステムの動的再構成に関する研究

    H21年度

  • 大塚 康  メディア処理向け動的再構成回路における配線構成機構に関する研究
  • 三宅 崇  動的再構成を利用した可変長復号回路の開発

    H20年度

  • 竹谷 恵一 整数乗算器を用いた浮動小数点数乗除算器の動的再構成

    H19年度

  • 大熊 真史 動的再構成可能なプロセッサのための並列パイプラインバスの開発
  • 定本 竜明 CMOS定電流・定電圧 発生回路の設計・試作に関する研究
  • 藤本 善昭 圧縮音声復号のための再構成型演算処理部の開発

    H18年度

  • 石井 英二 微細CMOSFETの信頼性評価
  • 岡田 和彦 CMOSFETにおけるソース・ドレイン抵抗解析用テスト構造の評価
  • 古賀 琢三 動的再構成可能なプロセッサDRCAP2の並列処理用開発支 援環境と管理機構の開発
  • 山本 理宏 動的再構成可能型MP3復号プロセッサDROMPA-MAYA1のビ ットストリーム処理部の開発

    H17年度

  • 日笠 猛  アナログCMOS回路の設計・試作に関する研究
  • 小橋 武弘 動的再構成型MPEGプロセッサの実機検証環境の構築

    H16年度

  • 福山 泰仁  動的再構成可能な汎用プロセッサDRCAP2におけるCコンパイラの開発と演算セルの設計

    H15年度

  • 難波俊二 動的再構成を利用したMPEGオーディオデコーダーの研究

    H14年度

  • 堀 応雄 動的再構成可能な並列パイプライン型MPEGプロセッサ向けメモリシステムの開発

    H13年度

  • 近藤 和広 動的再構成可能なMPEG復号化プロセッサの開発
  • 西田 和俊 動的再構成可能なプロセッサを用いた3Dグラフィックスカードの開発
  • 福間 正治 動的再構成可能なプロセッサ専用バスシステムの開発

    H12年度

  • 金子 博志 大規模FPGAを用いたセルアレイプロセッサの設計

    H11年度

  • 秋田 徳子 動的再構成可能なプロセッサの開発支援システムとその応用に関する研究
  • 川崎 博志 動的再構成可能なプロセッサにおけるバスの構成方法と自動配線に関する研究

    H10年度

  • 畑野 文博 セルアレイ構造を用いた再構成可能な並列プロセッサの設計と試作に関する研究
  • 宮下佳浩 再構成可能なプロセッサのMPEG処理への応用に関する研究


    博士論文題目



    H13年度

  • 畑野 文博 動的再構成可能なプロセッサに関する開発